隨著晶體管不斷縮小特征尺寸，集成電路的性能得以持續(xù)提升。然而在超小器件尺寸下，硅材料的物理極限導(dǎo)致了功耗的大幅提升，難以進(jìn)一步持續(xù)減小晶體管的特征尺寸。 jLy3c@Dp  
zKP{A Sk  
-3)]IA  
通過(guò)引入層狀半導(dǎo)體，并依據(jù)其特性設(shè)計(jì)新型層狀晶體管結(jié)構(gòu)，發(fā)現(xiàn)可以通過(guò)單個(gè)晶體管實(shí)現(xiàn)邏輯門(mén)（與門(mén)、或門(mén)），而同樣的邏輯門(mén)在傳統(tǒng)結(jié)構(gòu)中則需要兩個(gè)晶體管。 X4bB