ui56<gI-  
Wl !!5\  
在高約束芯片上與亞微米波導(dǎo)上耦合光的兩種主要方法是光柵或錐形耦合器。[1] N^Hn9n  
耦合器由高折射率比材料組成，是基于具有納米尺寸尖端的短錐形。[2] t$y&=v  
錐形耦合器實(shí)際上是光纖和亞微米波導(dǎo)之間的緊湊模式轉(zhuǎn)換器。[2] G{f`K^  
錐形耦合器可以是線性[1]或拋物線性[2]過(guò)渡。 :%uyy5AZ  
        選擇Silicon-on-insulator（SOI）技術(shù)作為納米錐和波導(dǎo)的平臺(tái)，因?yàn)樗�提供高折射率比，包括二氧化硅層作�?span onclick="sendmsg('pw_ajax.php','action=relatetag&tagname=光學(xué)',this.id)" style="cursor:pointer;border-bottom: 1px solid #FA891B;" id="rlt_1">光學(xué)緩沖器，并允許與集成電子電路兼容。[2] V"7<[u]K|  
     /G)KkB
C  
_ 7BF+*T  
        [1] Jaime Cardenas, et al., “High Coupling Efficiency Etched Facet Tapers in Silicon Waveguides,” IEEE Phot. Tech. Lett. VOL. 26, NO. 23, 2380-2382 (2014) 6t_ 3%{  
        [2] Vilson R. Almeida, et al., "Nanotaper for compact mode conversion," Opt. Lett. 28, 1302-1304 (2003); !k:zLjtp  
     T^'*_*m  
3D FDTD仿真 AY&9JSu6  
v#:+n+y\z  
<t[Z9s$n  
        要模擬的關(guān)鍵部件是來(lái)自參考文獻(xiàn)[1]的線性錐形硅波導(dǎo)（160 nm至500 nm寬度變化超過(guò)100 um長(zhǎng)度，250 nm高度），它埋在二氧化硅波導(dǎo)中（注意：使用的尺寸減小了（1.5 umx1.5 umx105 um），以便達(dá)到更快的模擬時(shí)間） =wIdC3Ph