隨著集成電路制造技術(shù)持續(xù)演進(jìn)，堆疊納米片環(huán)柵場(chǎng)效應(yīng)晶體管（Stacked Nanosheets GAA FET）在3納米以下節(jié)點(diǎn)將替代傳統(tǒng)鰭型晶體管（FinFET），進(jìn)一步推動(dòng)半導(dǎo)體產(chǎn)業(yè)發(fā)展。然而，面對(duì)大規(guī)模制造的需求，GAA晶體管技術(shù)需突破N型與P型器件工作電流（Ion）嚴(yán)重失配和閾值電壓（Vth）調(diào)控困難等挑戰(zhàn)。這對(duì)納米片溝道材料和高κ金屬柵材料提出了更多的技術(shù)創(chuàng)新要求。因此，針對(duì)GAA晶體管進(jìn)行器件結(jié)構(gòu)創(chuàng)新，已成為未來(lái)邏輯器件工藝研究的重要方向。