在先進集成電路制造工藝中，納米環(huán)柵器件（GAA）正在取代FinFET成為集成電路中的核心器件。垂直納米環(huán)柵器件由于在減小標準單元面積、緩解柵極長度限制、提高集成密度和改善寄生電容/電阻等方面具有獨特的優(yōu)勢，成為先進邏輯和DRAM技術方面的重要研究方向。  QX]~|?q  
PSM~10l,  
2016年，中國科學院微電子研究所集成電路先導工藝研發(fā)中心朱慧瓏研究團隊，首次提出自對準金屬柵的垂直環(huán)柵納米晶體管并開展了系統研究，在器件結構、工藝、集成技術與應用等方面獲得了一系列進展。該團隊陸續(xù)研發(fā)的VSAFET、VCNFET、Fe-VSAFET、3D NOR等成果，并多次作為封面文章或編輯特選文章。  ,W!v0*uxp&  
9 ^G.]W]  
近日，該團隊利用自主研發(fā)的自限制ALE（原子層刻蝕）工藝，實現了鍺對鍺硅材料和晶面的雙重選擇性精確刻蝕，制備出由(111)晶面構成的沙漏型單晶Ge溝道自對準垂直納米環(huán)柵器件。該沙漏形Ge溝道器件最窄處為5-20nm，表現出良好的短溝道效應免疫等優(yōu)異性能，且納米線器件的開態(tài)電流（Ion）達到291μA/μm，為同類器件最大。該器件同時具有較高的電流開關比（Ion/Ioff = 3.1×106）, 良好的亞閾值擺幅（SS = 91 mV/dec）以及漏致勢壘降低（DIBL = 55mV/V）。 ?%RN? O(  
g=T !fF=  
|@a.dgz,  
相關研究成果發(fā)表在《美國化學學會納米雜志》（ACS NANO）上。研究工作得到中國科學院戰(zhàn)略性先導科技專項、中國科學院青年創(chuàng)新促進會、北京超弦存儲器研究院和國家自然科學基金等的支持。  EO<{Bj=2  
8hK\Ya:mP  
論文鏈接：https://pubs.acs.org/doi/10.1021/acsnano.3c02518