近日，中國科大微電子學(xué)院石媛媛教授課題組設(shè)計并實現(xiàn)了一種直接在硅片上制造大規(guī)模單層(Monolayer, ML)單晶MoS2高性能晶體管陣列的集成方法，相關(guān)研究成果成功入選2024 Symposium on VLSI Technology and Circuits（以下簡稱VLSI Symposium）。

VLSI Symposium是集成電路領(lǐng)域最具盛名的三大國際會議（IEDM, ISSCC和VLSI）之一，今年VLSI Symposium于6月16日至6月20日在美國夏威夷舉行，會議匯集了世界各地行業(yè)和學(xué)術(shù)界的工程師和科學(xué)家，討論超大規(guī)模集成電路制造和設(shè)計中的挑戰(zhàn)和難題。

隨著先進(jìn)工藝節(jié)點的持續(xù)推進(jìn)，二維半導(dǎo)體晶體管的研發(fā)有助于延續(xù)摩爾定律，持續(xù)推進(jìn)晶體管特征尺寸的微縮，不斷提升芯片算力。在基于二維半導(dǎo)體溝道的晶體管中，溝道的質(zhì)量至關(guān)重要，常規(guī)直接生長方法沉積的多晶溝道存在大量晶界，導(dǎo)致器件較低的載流子遷移率。而通過單晶襯底外延生長的二維半導(dǎo)體成本較大，制備器件所必需的轉(zhuǎn)移過程也會帶來污染與缺陷等。此研究受單晶襯底外延生長的啟發(fā)，在硅片上設(shè)計了非晶Al2O3三角形類臺階圖案，同時利用二維半導(dǎo)體在非晶Al2O3和SiO2上吸附能的差異性（圖1a），促進(jìn)單晶ML-MoS2陣列的選擇性區(qū)域生長(Selectiveareagrowth, SAG)（圖1b）。同時在SAG單晶ML-MoS2上直接（無需轉(zhuǎn)移過程）進(jìn)行了大規(guī)模雙柵晶體管的制備（圖1c-d）。

圖片:705E90A73EBAD1B5613A2BFDDD8_80C8B720_8148B.png

圖1. SAG MoS2晶體管概念與集成。(a) DFT計算二維半導(dǎo)體MoS2在不同非晶襯底上的吸附能；(b)圖案化工藝輔助的SAG單晶ML-MoS2；基于SAGML-MoS2溝道的雙柵晶體管(c)三維示意圖和 (d) 陣列顯微鏡圖

圖片:DFD73DF7923D32D32258FD6E28C_0153A867_3CFDA.png

圖2. SAG MoS2晶體管性能。(a) 基于SAG ML-MoS2溝道的背柵晶體管與直接生長制備的MoS2背柵晶體管轉(zhuǎn)移特性曲線對比；(b)本工作中SAG ML-MoS2晶體管性能與相關(guān)文獻(xiàn)對比的基準(zhǔn)圖

基于SAG ML-MoS2溝道的背柵晶體管開態(tài)電流較直接生長的MoS2溝道晶體管提升104倍，亞閾值擺幅減小2倍（圖2）。晶體管陣列中器件最大載流子遷移率可達(dá)62.8 cm2/Vs，電流開關(guān)比>108。此晶體管性能隨著點缺陷、柵介質(zhì)等的調(diào)控可以進(jìn)一步提升。該研究成果以“Single-crystalline monolayer MoS2arrays based high-performance transistors via selective-area CVD growth directly on silicon wafers”為題在大會作報告。