（中科院)集成電路設(shè)計驗證，這個資料還不錯哦��！ &!3VqHQ`
,U} 5
摘要：設(shè)計驗證（Design Verification）是集成電路設(shè)計中不可或缺的重要組成部分。功能驗證是設(shè)計驗證最基本的內(nèi)容，用于判別設(shè)計規(guī)范（Specification）和實現(xiàn)（Implementation）之間是否一致。本文介紹模擬驗證、形式驗證中的等價性檢驗（Equivalence Checking）和模型檢驗（Model Checking），介紹設(shè)計驗證的基本原理以及我們在設(shè)計驗證方面的基礎(chǔ)研究成果和工程應(yīng)用經(jīng)驗。
