CP、FT、WAT芯片測(cè)試常用詞科普CP、FT、WAT CP是把壞的Die挑出來,可以減少封裝和測(cè)試的成本。可以更直接的知道Wafer 的良率。FT是把壞的chip挑出來;檢驗(yàn)封裝的良率。 現(xiàn)在對(duì)于一般的wafer工藝,很多公司多把CP給省了;減少成本。 CP對(duì)整片Wafer的每個(gè)Die來測(cè)試 而FT則對(duì)封裝好的Chip來測(cè)試。 CP Pass 才會(huì)去封裝。 然后FT,確保封裝后也Pass。 WAT是Wafer Acceptance Test,對(duì)專門的測(cè)試圖形(test key)的測(cè)試,通過電參數(shù)來監(jiān)控各步工藝是否正常和穩(wěn)定; CP是wafer level的chip probing,是整個(gè)wafer工藝,包括backgrinding和backmetal(if need),對(duì)一些基本器件參數(shù)的測(cè)試,如vt(閾值電壓),Rdson(導(dǎo)通電阻),BVdss(源漏擊穿電壓),Igss(柵源漏電流),Idss(漏源漏電流)等,一般測(cè)試機(jī)臺(tái)的電壓和功率不會(huì)很高; FT是packaged chip level的Final Test,主要是對(duì)于這個(gè)(CP passed)IC或Device芯片應(yīng)用方面的測(cè)試,有些甚至是待機(jī)測(cè)試; Pass FP還不夠,還需要做process qual 和product qual CP 測(cè)試對(duì)Memory來說還有一個(gè)非常重要的作用,那就是通過MRA計(jì)算出chip level 的Repair address,通過Laser Repair將CP測(cè)試中的Repairable die 修補(bǔ)回來,這樣保證了yield和reliability兩方面的提升。 CP是對(duì)wafer進(jìn)行測(cè)試,檢查fab廠制造的工藝水平 FT是對(duì)package進(jìn)行測(cè)試,檢查封裝廠制造的工藝水平 對(duì)于測(cè)試項(xiàng)來說,有些測(cè)試項(xiàng)在CP時(shí)會(huì)進(jìn)行測(cè)試,在FT時(shí)就不用再次進(jìn)行測(cè)試了,節(jié)省了FT測(cè)試時(shí)間;但是有些測(cè)試項(xiàng)必須在FT時(shí)才進(jìn)行測(cè)試(不同的設(shè)計(jì)公司會(huì)有不同的要求) 一般來說,CP測(cè)試的項(xiàng)目比較多,比較全;FT測(cè)的項(xiàng)目比較少,但都是關(guān)鍵項(xiàng)目,條件嚴(yán)格。但也有很多公司只做FT不做CP(如果FT和封裝yield高的話,CP就失去意義了)。 在測(cè)試方面,CP比較難的是探針卡的制作,并行測(cè)試的干擾問題。 FT相對(duì)來說簡單一點(diǎn)。還有一點(diǎn),memory測(cè)試的CP會(huì)更難,因?yàn)橐鰎edundancy analysis,寫程序很麻煩。 CP在整個(gè)制程中算是半成品測(cè)試,目的有2個(gè),1個(gè)是監(jiān)控前道工藝良率,另一個(gè)是降低后道成本(避免封裝過多的壞芯片),其能夠測(cè)試的項(xiàng)比FT要少些。最簡單的一個(gè)例子,碰到大電流測(cè)試項(xiàng)CP肯定是不測(cè)的(探針容許的電流有限),這項(xiàng)只能在封裝后的FT測(cè)。不過許多項(xiàng)CP測(cè)試后FT的時(shí)候就可以免掉不測(cè)了(可以提高效率),所以有時(shí)會(huì)覺得FT的測(cè)試項(xiàng)比CP少很多。 應(yīng)該說WAT的測(cè)試項(xiàng)和CP/FT是不同的。 |