帖子
勛章
關(guān)注
任務(wù)
芯片測(cè)試術(shù)語(yǔ)介紹 CP、FT、WAT CP是把壞的Die挑出來(lái)，可以減少封裝和測(cè)試的成本�？梢愿苯拥闹�Wafer 的良率。FT是把壞的chip挑出來(lái)；檢驗(yàn)封裝的良率。 現(xiàn)在對(duì)于一般的wafer工藝，很多公司多把CP給省了；減少成本。 CP對(duì)整片Wafer的每個(gè)Die來(lái)測(cè)試 而FT則對(duì)封裝好的Chip來(lái)測(cè)試。 CP Pass 才會(huì)去封裝。然后FT，確保封裝后也Pass。 WAT是Wafer Acceptance Test，對(duì)專(zhuān)門(mén)的測(cè)試圖形（test key）的測(cè)試，通過(guò)電參數(shù)來(lái)監(jiān)控各步工藝是否正常和穩(wěn)定； CP是wafer level的chip probing，是整個(gè)wafer工藝，包括backgrinding和backmetal（if need），對(duì)一些基本器件參數(shù)的測(cè)試，如vt（閾值電壓），Rdson（導(dǎo)通電阻），BVdss（源漏擊穿電壓），Igss（柵源漏電流），Idss（漏源漏電流）等，一般測(cè)試機(jī)臺(tái)的電壓和功率不會(huì)很高； FT是packaged chip level的Final Test，主要是對(duì)于這個(gè)（CP passed）IC或Device芯片應(yīng)用方面的測(cè)試，有些甚至是待機(jī)測(cè)試； Pass FP還不夠，還需要做process qual 和product qual CP 測(cè)試對(duì)Memory來(lái)說(shuō)還有一個(gè)非常重要的作用，那就是通過(guò)MRA計(jì)算出chip level 的Repair address，通過(guò)Laser Repair將CP測(cè)試中的Repairable die 修補(bǔ)回來(lái)，這樣保證了yield和reliability兩方面的提升。 CP是對(duì)wafer進(jìn)行測(cè)試，檢查fab廠制造的工藝水平 FT是對(duì)package進(jìn)行測(cè)試，檢查封裝廠制造的工藝水平 對(duì)于測(cè)試項(xiàng)來(lái)說(shuō)，有些測(cè)試項(xiàng)在CP時(shí)會(huì)進(jìn)行測(cè)試，在FT時(shí)就不用再次進(jìn)行測(cè)試了，節(jié)省了FT測(cè)試時(shí)間；但是有些測(cè)試項(xiàng)必須在FT時(shí)才進(jìn)行測(cè)試（不同的設(shè)計(jì)公司會(huì)有不同的要求） 一般來(lái)說(shuō)，CP測(cè)試的項(xiàng)目比較多，比較全；FT測(cè)的項(xiàng)目比較少，但都是關(guān)鍵項(xiàng)目，條件嚴(yán)格。但也有很多公司只做FT不做CP（如果FT和封裝yield高的話，CP就失去意義了）。 在測(cè)試方面，CP比較難的是探針卡的制作，并行測(cè)試的干擾問(wèn)題。FT相對(duì)來(lái)說(shuō)簡(jiǎn)單一點(diǎn)。還有一點(diǎn)，memory測(cè)試的CP會(huì)更難，因?yàn)橐?/font>redundancy analysis，寫(xiě)程序很麻煩。 CP在整個(gè)制程中算是半成品測(cè)試，目的有2個(gè)，1個(gè)是監(jiān)控前道工藝良率，另一個(gè)是降低后道成本（避免封裝過(guò)多的壞芯片），其能夠測(cè)試的項(xiàng)比FT要少些。最簡(jiǎn)單的一個(gè)例子，碰到大電流測(cè)試項(xiàng)CP肯定是不測(cè)的（探針容許的電流有限），這項(xiàng)只能在封裝后的FT測(cè)。不過(guò)許多項(xiàng)CP測(cè)試后FT的時(shí)候就可以免掉不測(cè)了（可以提高效率），所以有時(shí)會(huì)覺(jué)得FT的測(cè)試項(xiàng)比CP少很多。 應(yīng)該說(shuō)WAT的測(cè)試項(xiàng)和CP/FT是不同的。CP不是制造（FAB）測(cè)的！ 而CP的項(xiàng)目是從屬于FT的（也就是說(shuō)CP測(cè)的只會(huì)比FT少），項(xiàng)目完全一樣的；不同的是卡的SPEC而已；因?yàn)榉庋b都會(huì)導(dǎo)致參數(shù)漂移，所以CP測(cè)試SPEC收的要比FT更緊以確保最終成品FT良率。還有相當(dāng)多的DH把wafer做成幾個(gè)系列通用的die，在CP是通過(guò)trimming來(lái)定向確定做成其系列中的某一款，這是解決相似電路節(jié)省光刻版的較佳方案；所以除非你公司的wafer封裝成device是唯（）一的，且WAT良率在99%左右，才會(huì)盲封的。 據(jù)我所知盲封的DH很少很少，風(fēng)險(xiǎn)實(shí)在太大，不容易受控。 WAT：wafer level 的管芯或結(jié)構(gòu)測(cè)試 CP：wafer level 的電路測(cè)試含功能 FT：device level 的電路測(cè)試含功能 CP=chip probing FT=Final Test CP 一般是在測(cè)試晶圓，封裝之前看，封裝后都要FT的。不過(guò)bump wafer是在裝上錫球，probing后就沒(méi)有FT FT是在封裝之后，也叫“終測(cè)”。意思是說(shuō)測(cè)試完這道就直接賣(mài)去做application。 CP用prober，probe card。FT是handler，socket CP比較常見(jiàn)的是room temperature=25度，FT可能一般就是75或90度 CP沒(méi)有QA buy-off（質(zhì)量認(rèn)證、驗(yàn)收），FT有 CP兩方面 1. 監(jiān)控工藝，所以呢，覺(jué)得probe實(shí)際屬于FAB范疇 2. 控制成本。Financial fate。我們知道FT封裝和測(cè)試成本是芯片成本中比較大的一部分，所以把次品在probe中reject掉或者修復(fù)，最有利于控制成本 |
