帖子
勛章
關(guān)注
任務(wù)
摩爾定律變慢時芯片的改進 隨著摩爾定律(Moore’s Law)的放緩，芯片在兩方面繼續(xù)改進:一是更小晶體管的效率和速度的提高，二是利用更小晶體管尺寸所支持的更大數(shù)量晶體管的先進芯片設(shè)計的效率和速度的提高。這些先進的設(shè)計包括在一個芯片上封裝更專業(yè)的核心的能力。 幸運的是，一些速度和效率的改進仍然是可用的，但是有相當(dāng)大的技術(shù)挑戰(zhàn)。大約在2004年，當(dāng)達到65nm節(jié)點時，晶體管密度的改善在降低晶體管功耗和提高晶體管開關(guān)速度(頻率縮放)方面變慢。盡管如此，晶圓廠報告稱，晶體管級別的創(chuàng)新，而非設(shè)計級別的創(chuàng)新，將繼續(xù)提供節(jié)點與節(jié)點之間一致(盡管速度較慢)的改進。 臺積電和三星聲稱，他們的5nm節(jié)點芯片在功率保持不變的情況下，其7nm節(jié)點芯片的晶體管速度分別提高了15%和10%，而在晶體管速度保持不變的情況下，其功耗降低了30%和20%。圖5和圖6顯示了臺積電所聲稱的在90nm和5nm之間的恒定效率下的節(jié)點到節(jié)點晶體管速度改善的下降趨勢，但是在臺積電所聲稱的晶體管功率降低改善的下降趨勢是平緩的。 三星在兩項指標(biāo)上的數(shù)據(jù)都在14nm到5nm之間呈下降趨勢，但是我們?nèi)鄙俅笥?4nm的節(jié)點的數(shù)據(jù)。英特爾發(fā)現(xiàn)晶體管的速度略有下降，但從65nm到10nm，節(jié)點到節(jié)點的晶體管功率降低的改進仍在繼續(xù)。英特爾還沒有推出其7nm節(jié)點。這些速度和效率的提高既有利于像CPU這樣的通用芯片，也有利于像AI芯片這樣的專用芯片。 芯片設(shè)計的改進現(xiàn)在提供了降低CPU效率和速度的改進。圖7按節(jié)點合并了CPU和晶體管的速度和效率測量。對于CPU，我們使用圖1中的數(shù)據(jù)。對于晶體管，我們使用來自圖5和圖6的臺積電和英特爾節(jié)點的數(shù)據(jù)。這些消息來源在速度和效率改進方面大致一致。臺積電和英特爾報告的來自晶體管級創(chuàng)新的改進，通常與來自晶體管級和設(shè)計級創(chuàng)新的CPU改進相匹配。粗略的匹配表明，晶體管級的創(chuàng)新在過去15年里一直在CPU效率和速度改進方面發(fā)揮著重要作用，至少在經(jīng)過測量的CPU基準(zhǔn)測試中是這樣。然而，高效的設(shè)計仍然發(fā)揮著作用。 改進的晶體管密度可實現(xiàn)專業(yè)化 除了改善晶體管功能外，增加晶體管密度還能使芯片包含更多種類的專用電路，用于執(zhí)行不同類型的計算。一個芯片可以調(diào)用不同的專用電路，這取決于所請求的計算。這些電路可以包括一些優(yōu)化的AI算法和其他專門針對不同類型的計算。 |
