帖子
勛章
關(guān)注
任務(wù)
芯片的3D化 摩爾定律遇到發(fā)展瓶頸，但市場對芯片性能的要求卻沒有降低。在這種情況下，芯片也開始進(jìn)行多方位探索，以尋求更好的方式來提升性能。通過近些年來相關(guān)半導(dǎo)體企業(yè)發(fā)布的成果顯示，我們發(fā)現(xiàn)，芯片正在從二維走向三維世界——芯片設(shè)計(jì)、芯片封裝等環(huán)節(jié)都在向3D結(jié)構(gòu)靠攏。 晶體管架構(gòu)發(fā)生了改變 當(dāng)先進(jìn)工藝從28nm向22nm發(fā)展的過程中，晶體管的結(jié)構(gòu)發(fā)生了變化——傳統(tǒng)的平面型晶體管技術(shù)（包括體硅技術(shù)(Bulk SI)和絕緣層覆硅(SOI)技術(shù)等）的發(fā)展遇到了瓶頸，為了延續(xù)摩爾定律，擁有三維結(jié)構(gòu)的FinFET技術(shù)出現(xiàn)了。 在傳統(tǒng)晶體管結(jié)構(gòu)中，控制電流通過的閘門，只能在閘門的一側(cè)控制電路的接通與斷開，屬于平面的架構(gòu)。在FinFET的架構(gòu)中，閘門成類似魚鰭的叉狀3D架構(gòu)，可于電路的兩側(cè)控制電路的接通與斷開。這種設(shè)計(jì)可以大幅改善電路控制并減少漏電流(leakage)，也可以大幅縮短晶體管的閘長。 2011年5月英特爾宣布使用FinFET技術(shù)，而后臺積電、三星也都陸續(xù)采用FinFET。晶體管開始步入了3D時(shí)代。在接下來的發(fā)展過程中，F(xiàn)inFET也成為了14 nm，10 nm和7 nm工藝節(jié)點(diǎn)的主要柵極設(shè)計(jì)。 FinFET是胡正明教授基于DELTA技術(shù)而發(fā)明的，由于FinFET技術(shù)為半導(dǎo)體的創(chuàng)新帶來了新契機(jī)，國際電子電氣工程學(xué)會(IEEE)授予了胡正明2020年IEEE榮譽(yù)獎(jiǎng)?wù)�，IEEE稱其獲獎(jiǎng)是“開發(fā)半導(dǎo)體模型并將其投入生產(chǎn)實(shí)踐，尤其是3D器件結(jié)構(gòu)，使摩爾定律又持續(xù)了數(shù)十年�！� 2015年曾有報(bào)道稱，F(xiàn)inFET未來預(yù)期可以進(jìn)一步縮小至9nm。發(fā)展至今，我們也看到，F(xiàn)inFET技術(shù)仍然還被用于7nm中，但從市場發(fā)展中看，F(xiàn)inFET技術(shù)還沒有走到盡頭，根據(jù)臺積電2019中國技術(shù)論壇上的透露的消息顯示，臺積電在今年第二季度量產(chǎn)的5nm中，將使用High Mobility Channel FinFET的節(jié)點(diǎn)。 3D封裝引發(fā)新的競爭 除了晶體管結(jié)構(gòu)走向了3D以外，封裝技術(shù)也在向3D方向發(fā)展。有報(bào)道指出，用先進(jìn)封裝技術(shù)提供的高密度互聯(lián)將多顆Chiplet包在同一個(gè)封裝體內(nèi)，將是未來的發(fā)展趨勢。而在這其中，3D封裝將產(chǎn)生巨大的影響。 日前，AMD在其2020年財(cái)務(wù)分析師日發(fā)布了其新型的封裝技術(shù)——X3D封裝，據(jù)悉，該技術(shù)是將3D封裝和2.5D封裝相結(jié)合。AMD稱其X3D芯片封裝技術(shù)將把其MCM帶入三維，并將帶寬密度提高10倍。 在CES 2019展會上，Intel也正式公布了Foveros 3D立體封裝技術(shù)，F(xiàn)overos 3D可以把邏輯芯片模塊一層一層地堆疊起來，而且可以做到2D變3D后，性能不會受到損失，電量消耗也不會顯著增加。據(jù)wikichip的消息顯示，第一代Foveros是采用英特爾的10 nm工藝引入的，它具有每比特0.15皮焦耳的超低功率，其帶寬是類似2.5D Si中介層的 2-3倍，并且可擴(kuò)展至3 W至1 kW。 而我們都知道，近些年來，英特爾和AMD之間在CPU上的競爭很是激烈。而伴隨著大規(guī)模數(shù)據(jù)中心的發(fā)展，讓CPU承擔(dān)所有的計(jì)算任務(wù)似乎是有些困難，于是GPU逐漸加入了進(jìn)來——CPU適合日常進(jìn)行的通用計(jì)算，側(cè)重主要在整數(shù)計(jì)算方面，而GPU在浮點(diǎn)運(yùn)算和并行處理方面占據(jù)巨大優(yōu)勢，如果能夠?qū)烧邇?yōu)勢結(jié)合起來，更強(qiáng)大的處理器就會誕生，因此，AMD和英特爾也先后啟動(dòng)了相關(guān)GPU的項(xiàng)目。CPU與GPU如果相集成，也就成為了近些年來備受關(guān)注的Chiplet模式。對于Chiplet來說，封裝就顯得十分重要。而AMD的X3D，英特爾的Foveros 3D，都是發(fā)展Chiplet的基礎(chǔ)。 CPU和GPU的整合會推動(dòng)百億級別的超算的發(fā)展，而這或許也會將英特爾與AMD之間的競爭帶到另外一個(gè)階段。據(jù)外媒報(bào)道稱，AMD和Intel都贏得了美國DOE百億級超級計(jì)算機(jī)的合同。 除此以外，臺積電也在積極發(fā)展3D封裝業(yè)務(wù)。據(jù)相關(guān)報(bào)道顯示，2019年4月，臺積電完成全球首顆3D IC封裝技術(shù)，預(yù)計(jì)2021年量產(chǎn)。業(yè)界認(rèn)為，臺積電正式揭露3D IC封裝邁入量產(chǎn)時(shí)程，意味全球芯片后段封裝進(jìn)入真正的3D新紀(jì)元，臺積電掌握先進(jìn)制程優(yōu)勢后，結(jié)合先進(jìn)后段封裝技術(shù)，對未來接單更具優(yōu)勢，將持續(xù)維持業(yè)界領(lǐng)先地位。 格芯亦投身于3D封裝領(lǐng)域，2019年8月，格芯宣布采用12nm FinFET工藝，成功流片了基于ARM架構(gòu)的高性能3D封裝芯片。據(jù)相關(guān)報(bào)道顯示，3D 封裝解決方案（F2F）不僅為設(shè)計(jì)人員提供了異構(gòu)邏輯和邏輯 / 內(nèi)存整合的途徑，而且可以使用zui佳生產(chǎn)節(jié)點(diǎn)制造，以達(dá)成更低的延遲、更高的帶寬，更小芯片尺寸的目標(biāo)。另外，格芯還表示，因?yàn)楫?dāng)前的12納米工藝成熟穩(wěn)定，因此目前在3D空間上開發(fā)芯片更加容易，而不必?fù)?dān)心新一代 7 納米工藝所可能帶來的問題。 從數(shù)據(jù)來看，據(jù)相關(guān)資料顯示，與傳統(tǒng)封裝相比，使用3D技術(shù)可縮短尺寸、減輕重量達(dá)40-50倍;在速度方面，3D技術(shù)節(jié)約的功率可使3D元件以每秒更快的轉(zhuǎn)換速度運(yùn)轉(zhuǎn)而不增加能耗，寄生性電容和電感得以降低，同時(shí)，3D封裝也能更有效地利用硅片的有效區(qū)域�；�3D封裝的種種優(yōu)勢，或許，未來將有更多的玩家參與其中。 存儲產(chǎn)品的3D時(shí)代 伴隨著三星、美光、東芝、英特爾紛紛開始投入到3D NAND的生產(chǎn)和研發(fā)中來，存儲產(chǎn)品也開始走向了3D時(shí)代。在這些廠商發(fā)展3D閃存的過程當(dāng)中，也衍生了一些新的技術(shù)，來助力其閃存產(chǎn)品向3D方向發(fā)展。其中，就包括了三星的V-NAND、東芝的BiCS技術(shù)3D NAND、英特爾的3D XPoint等。 三星在3D NAND閃存上首先選擇了CTF電荷擷取閃存（charge trap flash，簡稱CTF）路線，相比傳統(tǒng)的FG（Floating Gate，浮柵極）技術(shù)難度要小一些。zui終，三星量產(chǎn)的是VG垂直柵極結(jié)構(gòu)的V-NAND閃存，目前已經(jīng)發(fā)展了六代V-NAND技術(shù)。據(jù)三星官方消息顯示，新款 V-NAND 運(yùn)用三星電子有的“通道孔蝕刻”技術(shù)，向前代 9x 層單堆疊架構(gòu)增加了約 40% 單元。這是通過構(gòu)建由 136 層組成的導(dǎo)電模具堆棧，然后垂直自上而下穿過圓柱孔，形成統(tǒng)一的 3D 電荷擷取閃存 (CTF) 單元實(shí)現(xiàn)的。 東芝方面，東芝的BiCS閃存是Bit Cost Scaling，強(qiáng)調(diào)的就是隨NAND規(guī)模而降低成本，號稱在所有3D NAND閃存中BiCS技術(shù)的閃存核心面積zui低，也意味著成本更低。此外，鎧俠今年推出的UFS 3.1嵌入式Flash閃存芯片，同樣是基于東芝BiCS 3D存儲技術(shù)打造，設(shè)計(jì)容量包括128GB、256GB、512GB和1TB，主控和閃存都按照規(guī)范要求封裝在11.5 x 13mm的尺寸之內(nèi)。去年12月，鎧俠還宣布，其已開發(fā)出一種名叫“Twin BiCS FLASH”的新式半圓形 3D 存儲單元結(jié)構(gòu)。據(jù)悉，與傳統(tǒng)循環(huán)設(shè)計(jì)的電荷陷阱單元相比，鎧俠首創(chuàng)的這種半圓形 3D 浮柵單元結(jié)構(gòu)，具有更大的編程 / 擦除窗口和斜率，且單元尺寸做到了更小。 而SK海力士方面，則在去年6月宣布了其關(guān)于4D NAND的進(jìn)展。據(jù)相關(guān)報(bào)道顯示，SK海力士將在世界上首次開發(fā)和量產(chǎn)128層1Tb級的TLC(Triple-Level cell，三層單元格)4D Nand閃存。據(jù)悉，在占據(jù)NAND市場85%以上的TLC產(chǎn)品中，SK海力士是第一個(gè)推出1Tb級產(chǎn)品的公司。 3D XPoint則是由英特爾和美光科技于2015年7月發(fā)布的非易失性存儲器（NVM）技術(shù)。英特爾為使用該技術(shù)的存儲設(shè)備冠名Optane，而美光稱之為QuantX。2019年初，英特爾和美光在3D存儲芯片市場上的合作走到了盡頭。在3D Xpoint技術(shù)上，英特爾率先在2017年完成了3D Xpoint的商業(yè)化，推出了傲騰，而2019年11月，美光也終于拿出了自己的QuantX。而根據(jù)zui新的一些消息來看，英特爾下一代采用3D XPoint的產(chǎn)品或許將要延后發(fā)布。根據(jù)DOIT的報(bào)道顯示，在英特爾zui新的年度報(bào)告中顯示，英特爾或?qū)拿拦赓徺I3D Xpoint芯片。 此外，長江存儲也在3D NAND上有所突破，并推出了其獨(dú)特的Xtacking技術(shù)。據(jù)相關(guān)報(bào)道顯示，傳統(tǒng)3D NAND架構(gòu)中，外圍電路約占芯片面積的20—30％，降低了芯片的存儲密度。隨著3D NAND技術(shù)堆疊到128層甚至更高，外圍電路可能會占到芯片Xtacking技術(shù)將外圍電路連接到存儲單元之上，從而實(shí)現(xiàn)比傳統(tǒng)3D NAND更高的存儲密度。據(jù)悉，長江存儲的64層3D NAND閃存產(chǎn)品將在2020年進(jìn)入大規(guī)模量產(chǎn)，此外，長江存儲還將在今年跳過96層，直接投入128層閃存的研發(fā)和量產(chǎn)工作。 結(jié)語 芯片從二維走向三維的過程中，出現(xiàn)了很多新技術(shù)，這些新技術(shù)的出現(xiàn)，不僅突破了某個(gè)行業(yè)內(nèi)的瓶頸，也促進(jìn)了半導(dǎo)體產(chǎn)業(yè)的繼續(xù)創(chuàng)新。同樣，在技術(shù)變革的過程中，半導(dǎo)體企業(yè)也要面臨著新的競爭，這種競爭也為新進(jìn)玩家?guī)砹税l(fā)展壯大的機(jī)會。 國內(nèi)SiC產(chǎn)業(yè)加速出擊 zui近關(guān)于SiC的消息層出不窮，小小一片碳化硅，它背后是千億級的大產(chǎn)業(yè)。每生產(chǎn)一輛電動(dòng)汽車，至少要消耗一片碳化硅。碳化硅材料自身的優(yōu)越性引得包括特斯拉、保時(shí)捷、比亞迪在內(nèi)的全球車廠積極擁抱碳化硅。另外它還是5G的新材料，華為自去年也開始出手布局碳化硅。國內(nèi)SiC企業(yè)開始了加速進(jìn)擊，上市公司天通股份、露笑科技、揚(yáng)杰科技、三安光電紛紛涉足了碳化硅項(xiàng)目。 |
