|
|
本文將設(shè)計一個光柵耦合器，將光子芯片表面上的單模光纖連接到集成波導(dǎo)。內(nèi)置粒子群優(yōu)化工具用于最大化耦合效率，并使用組件S參數(shù)在 INTERCONNECT 中創(chuàng)建緊湊模型。還演示了如何使用 CML 編譯器提取這些參數(shù)以生成緊湊模型。（聯(lián)系我們獲取文章附件） ?
qA]w9x -gWZwW/lD 概述 :lzrgsW AK #1]i~  .6V} 3q$-@ 9E tz[`| 本示例的目標是設(shè)計一個 TE 絕緣體上硅 （SOI） 耦合器，該耦合器帶有由單模光纖從頂部饋電的布拉格光柵。此設(shè)計中的關(guān)鍵品質(zhì)因數(shù)（FOM）是目標波長處的耦合效率。耦合效率對光柵的間距高度敏感p，蝕刻長度le和蝕刻深度he以及光纖的位置x和傾斜角度θ。 B]$GSEB &M '*6A  YF:L)0H'O c=+!>Z&i$G 這五個參數(shù)通常一起優(yōu)化，以最大限度地提高目標中心波長的耦合效率。由于具有五個參數(shù)的暴力 3-D 優(yōu)化非常耗時，因此此處使用 2-D 和 3-D 模型的組合進行兩階段優(yōu)化，并且僅改變?nèi)齻�幾何參數(shù)。設(shè)計工作流程包括四個主要步驟。 ][] Tqk\XILG N 1、初始 2-D 優(yōu)化：優(yōu)化光柵的間距 p、占空比 d 和光纖位置 x。 Bw{I;rW{2 2、最終的 3-D 優(yōu)化：優(yōu)化光纖的位置 x 以最小化插入損耗。 L^F y#p 3、S 參數(shù)提�。哼\行 S 參數(shù)掃描并將結(jié)果導(dǎo)出到數(shù)據(jù)文件。 LrK,_)r:~ 4、緊湊的模型創(chuàng)建：將 S 參數(shù)數(shù)據(jù)導(dǎo)入光學(xué) S 參數(shù)元素。 F: l%O#V M xG W(p 如下一節(jié)所示，主要使用40D仿真并改變光柵的間距、占空比和光纖位置可以獲得高于2%的峰值耦合效率。 ]d%8k}U 7` YEH2 使用 CML 編譯器生成緊湊模型 =>dG L| $pudoAO 要使用CML編譯器生成光柵耦合器的緊湊模型，可以使用步驟3中的S參數(shù)數(shù)據(jù)。 0AV c e,5C8Q`Z 運行和結(jié)果 U3:j'Su4H? 6i*sm.SDw 第 1 步：2D 優(yōu)化 W,-g =6 , 1、打開 2D 模擬文件。 IkXx# ) 2、進入“優(yōu)化和掃描”窗口，打開名為“耦合效率優(yōu)化”的優(yōu)化項，查看優(yōu)化設(shè)置。 XS BA $y 3、查看設(shè)置后，關(guān)閉編輯窗口并運行優(yōu)化。優(yōu)化應(yīng)在 10 到20分鐘內(nèi)完成。如果您不想等待，請直接進入最后的 3D 優(yōu)化步驟。 ))i
|
