垂直溝道納米器件因其對柵長限制小、布線靈活及便于3D一體集成等優(yōu)勢，在1納米邏輯器件/10納米 DRAM存儲(chǔ)器及以下技術(shù)代的集成電路先進(jìn)制造技術(shù)方面具有巨大應(yīng)用潛力。 WCY._H>|   
qJ5b;=  
要實(shí)現(xiàn)垂直溝道納米晶體管的大規(guī)模制造，須對其溝道尺寸和柵極長度進(jìn)行精準(zhǔn)控制。對于高性能垂直單晶溝道納米晶體管，現(xiàn)階段控制溝道尺寸的最好方法是采用先進(jìn)光刻和刻蝕技術(shù)，但該技術(shù)控制精度有限，導(dǎo)致器件性能波動(dòng)過大，不能滿足集成電路大規(guī)模先進(jìn)制造的要求。 w3i74C&0  
<c5g-*V:  
中國科學(xué)院微電子研究所研究員朱慧瓏團(tuán)隊(duì)在實(shí)現(xiàn)對柵極長度和位置精準(zhǔn)控制的基礎(chǔ)上，提出并研發(fā)出了一種C型單晶納米片溝道的新型垂直器件（VCNFET）以及與CMOS技術(shù)相兼容的“雙面處理新工藝”，其突出優(yōu)勢是溝道厚度及柵長/位置均由外延層薄膜厚度定義并可實(shí)現(xiàn)納米級控制，為大規(guī)模制造高性能器件奠定了基礎(chǔ)，研制出的硅基器件亞閾值擺幅（SS）以及漏致勢壘降低（DIBL）分別為61mV/dec和8mV/V，電流開關(guān)比達(dá)6.28x109，電學(xué)性能優(yōu)異。 !]?kvf-3e  
R{[v#sF >#  
{li Q&AZ  
相關(guān)研究成果于近日以Vertical C-Shaped-Channel Nanosheet FETs Featured with Precise Control of both Channel-Thickness and Gate-Length為題發(fā)表在IEEE Electron Device Letters上。 N[-$*F,:_  
VN09g&  
論文鏈接：https://ieeexplore.ieee.org/document/9810318